Forelæsningsplan og alternativ litteratur

Kurset benytter lærebogen Dally samt uddrag af Brown som lærebogsmateriale (find venligst referencer hertil nederst på denne side). For hver forelæsning er angivet indhold samt en reference til lærebogsmaterialet.

Jeg har også angivet alternative litteraturforslag til hver forelæsning, som måske kan bibringe en anden fremstilling med forskelle i indhold, betoning af emner, motivation, eksempel-rigdom, syn på VHDLs rolle m.m. De alternative litteraturforslag er ikke en del af pensum og kan ikke forventes at være ens i indhold eller synsvinkel.



Forelæsning 1: Introduktion til digital elektronik
Introduktion til digitale kredsløb og systemer
Indhold:
Digitale kredsløb og systemer
Den diskrete abstraktion
Binær logik og logiske porte: AND, OR, INVERT
Tal- og datarepræsentation og konvertering mellem forskellige former for talrepræsentation
Forberedelse:
Dally 1.1-1.4 + 3.1-3.5 samt BROWN0
 
Alternativ litteratur:
Brown 1 + 2.1-2.8
Mano 1 + 2.1, (2.2-2.3), 2.4-2.8
Forelæsning 2: CMOS teknologi: Switch, gate, lut
Tre fremstillingsteknologier for logiske kredsløb
Boole'sk algebra
Indhold:
MOS transistoren som ideel logisk switch
CMOS logiske porte
FPGA og Look-up tabel (LUT)
Boole'sk algebra
Forberedelse:
Dally 4.1-4.3 + 5.1 samt BROWN1
 
Alternativ litteratur:
Brown 3.1-3.5, 3.6.5, 3.8, 3.10-3.11
Mano 2.8-2.9 + A.1-A.2 + (7.8)
Forelæsning 3: Design af kombinatorisk logik
Opstilling, udvikling og reduktion af logiske udtryk
Indhold:
Karnaugh kort (K-map)
Kanoniske form og standard form
Sum af produkter (SOP) og produkt af summer (POS)
To-niveau og multi-niveau port implementationer
Forsinkelse i kombinatoriske kredsløb
Forsinkelse og kritisk vej
Forberedelse:
Dally 6
Ugeseddel 3
 
Alternativ litteratur:
Brown 2.7 + 4.1-4.5
Mano 3.1-3.6, 3.8
Chu 2.1-2.2
Forelæsning 4: Introduktion til VHDL
Opstilling af strukturel model i VHDL for et kombinatorisk logik diagram
Indhold:
VHDL entity arkitektur
VHDL strukturel model ud fra VHDL komponenter
Brug af testbench til optegning af tidsdiagram (waveform)
Forberedelse:
Forelæsningsslides 4
Dally 3.6 samt BROWN1 (s. 109-114)
Efterbehandling: DesignFlow(V13.3).pdf
 
Alternativ litteratur:
Brown 2.9-2.10, 4.12
Mano 3.9-3.10
Forelæsning 5: Kombinatoriske byggeblokke
Forklare virkemåde og realisering af grundlæggende kombinatoriske byggeblokke
Indhold:
Syntese og analyse af kombinatoriske byggeblokke
Magnitude comparator
Decoder og encoder
Multiplexor (Mux) og demultiplexor /Demux)
Implementering af logiske funktioner ved mux
Forberedelse:
Dally 8.1-8.7
 
Alternativ litteratur:
Brown 6-6.4
Mano 4.1-4.4, 4.8-4.11
Forelæsning 6: Aritmetiske kredsløb
Forklare virkemåde og realisering af grundlæggende aritmetiske kredsløb
Indhold:
Binær addition og subtraktion
Adder, subtraktor, adder-subtraktor
Begreberne overflow og underflow
Binær BCD adder og binær multiplier
Multiplexor (Mux) og design med mux
Forberedelse:
Dally 10.1-10.4
 
Alternativ litteratur:
Brown 5.1-5.3, 5.6-5.8, 6.5
Mano 4.1-4.7, 4.11, (1.2-1.6)
Forelæsning 7: Latch og flip-flop
Forskellen mellem et sekventielt og et kombinatorisk kredsløb
Grundlæggende hukommelseselementer: D latch og D flip-flop
Indhold:
SR latch
D latch (transparent latch)
D flip-flop
VHDL model for D latch og D flip-flop
Meta-stabilitet
Forberedelse:
Dally 14.1, 27.1-27.3 + 28.1-28.2
 
Alternativ litteratur:
Brown 7-7.7 + 7.15
Mano 5.1-5.4
Forelæsning 8: Synkrone, sekventielle kredsløb og endelig tilstandsmaskine
Forklare virkemåde og realisering af endelige tilstandsmaskiner (FSM)
Indhold:
Synkronisering (klokke) og synkrone, sekventielle kredsløb
Tilstandsgraf og tilstandstabel af endelig tilstandsmaskine (FSM)
Forskel mellem Moore- og Mealy tilstandsmaskiner
Manuelt design af endelig tilstandsmaskine (FSM)
Tilstande, tilstandsminimering, tilstandskodning
Forberedelse:
Dally: 14.2-14.5 samt BROWN2
Ugeseddel 8
 
Alternativ litteratur:
Brown: 8-8.3 + 8.5-8.5.2
Mano 5.5 (excl J- og T-type flip-flops), 6.1
Vahid 3.3-3.6
Forelæsning 9: Synkron tilstandsmaskine fortsat
Omsætte et verbalt designoplæg til en specifikation af et synkront, digitalt kredsløb
Forklare virkemåde og realisering af endelige tilstandsmaskiner (FSM)
Indhold:
Synkronisering (klokke) og synkrone, sekventielle kredsløb
Tilstandsgraf og tilstandstabel af endelig tilstandsmaskine (FSM)
Forskel mellem Moore- og Mealy tilstandsmaskiner
Manuelt design af endelig tilstandsmaskine (FSM)
Tilstande, tilstandsminimering, tilstandskodning
Forberedelse:
Dally: 15.1-15.3 samt BROWN3
 
Alternativ litteratur:
Brown 8.6-8.9
Mano 5.7-5.8 (excl J- og T-type flip-flops), 6.2
Vahid 3.3-3.6
Forelæsning 10: Mere VHDL, herunder tilstandsmaskiner i VHDL
Forklare virkemåde og realisering af grundlæggende kombinatoriske byggeblokke
Indhold:
VHDL model af synkron tilstandsmaskine
Syntetiserbar VHDL for synkrone (klokkede), sekventielle kredsløb
Forberedelse:
Chu 3.1-3.5
Se VHDL eksempler i Dally 7.1, 8.2, 8.3, 8.4 og 14.6 (til og med side 322)
Forelæsning 13: Opgaveregning / Evaluering / Spørgetime
Den sidste olie
Indhold:
Oversigtsforelæsning incl. spørgsmål, se meddelelse på DTU Learn
Slutevaluering
Forberedelse:
Forberedelse: Se meddelelse på DTU Learn

 

Lærebogshenvisninger
Dally: William J. Dally, R. Curtis Harting & Tor M. Aamodt,
Digital Design Using VHDL
Cambridge University Press, 1st ed., 2015
Brown: Stephen Brown og Zvonko Vranesic,
Fundamentals of Digital Logic with VHDL Design
McGraw-Hill Higher Education, 3rd ed., 2008
Uddrag af Brown er samlet i et kompendie, der i planen omtales (med kompendiets sidenumre):
BROWN0: Afsnit 1.6; s 17-19
BROWN1: Afsnit 3.5-3.6.1, 3.6.5, 3.9.1, 3.10.1; s 95-101, 109-114, 139-140, 147-148
BROWN2: Afsnit 8-8.3; s 485-507
BROWN3: Afsnit 8.6; s 530-539
Chu: Pong P. Chu,
FPGA Prototyping by VHDL Examples (ebog)
John Wiley & Sons, 2008
CHU1: Afsnit 3.1-3.5; s 35-53

 

Alternativ litteratur
Vahid: Frank Vahid,
Digital Design with RTL Design, Verilog and VHDL
John Wiley & Sons, 2nd ed., 2011
Mano: M. Morris Mano & Michael D. Ciletti,
Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog
Pearson Education Limited, 6th ed., 2019