| Dato | Emne | Materiale | |
|---|---|---|---|
|
6. februar Uge 1 |
Introduktion Design af kombinatorisk logik |
Vahid kap. 1 og 2.1-2.4 |
pp 1-52 |
| Opgaveregning | Ugeseddel 1 | Learn | |
| Introduktion til hardware-design | Chu 1 | pp 1-9 |
|
|
13. februar Uge 2 |
Design af kombinatorisk logik |
Vahid 2.5-2.13, 6.2 |
pp 52-96, 327-341 |
| Opgaveregning | Ugeseddel 2 | Learn | |
|
Lab: Introduktion til Xilinx Vivado |
Lab 1: FPGA workflow tutorial | ||
|
Afleveringsfrist for afleveringsopgave 1: Onsdag den 18. februar kl. 1800 |
|||
|
20. februar Uge 3 eato |
Kursets teknologier: FPGA og VHDL RT-niveau kombinatorisk logik |
Vahid 7.3 Chu kap. 3.1-3.5 Vahid 9.1-9.2 "VHDL only" |
pp 423-438 pp 35-53 pp 487-501 |
| Lab: Kombinatoriske kredsløb | Lab 2 | Learn | |
|
27. februar Uge 4 |
Sekventiel logik |
Vahid kap. 3 |
pp 105-156 |
| Opgaveregning | Ugeseddel 4 | Learn | |
| Lab: Sekventielle kredsløb |
Lab 3 Chu kap. 4.1-4.2.2 |
Learn pp 71-78 |
|
|
Afleveringsfrist for afleveringsopgave 2: Onsdag den 4. marts kl. 1800 |
|||
|
6. marts Uge 5 |
Datavejs komponenter |
Vahid 4.1 - 4.3 Vahid 6.4 Chu kap. 4.1 - 4.5 |
pp 167 - 190 pp 365 - 377 pp 71-104 |
| Opgaveregning | Ugeseddel 5 | Learn | |
| Projekt: Sekventielt kredsløb | Projekt 1 | Learn | |
|
13. marts Uge 6 |
Datavejs komponenter |
Vahid 4.4 - 4.11 Vahid 6.4 |
pp 191 - 230 pp 365 - 377 |
| Opgaveregning | Ugeseddel 6 | Learn | |
| Projekt: Sekventielt kredsløb | Projekt 1 (fortsat) | Learn | |
|
Afleveringsfrist for afleveringsopgave 3: Onsdag den 18. marts kl. 1800 |
|||
|
20. marts Uge 7 eato |
"Behavioral" tilstandsmaskine i VHDL |
Handout: FSM template Løsningsforslag |
Learn Learn |
| Opgaveregning | Ugeseddel 7 | Learn | |
|
Projekt: Sekventielt kredsløb |
Projekt 1 (fortsat) |
Learn | |
|
27. marts Uge 8 |
RTL-niveau design |
Vahid 5.1 - 5.4 |
pp 247 - 278 |
| Opgaveregning | Ugeseddel 8 | Learn | |
|
Projekt: Sekventielt kredsløb |
Projekt 1 (fortsat) |
Learn |
|
| Påskeferie | |||
|
Afleveringsfrist for afleveringsopgave 4: Onsdag den 8. april kl. 1800 |
|||
|
10. april Uge 9 |
RTL-niveau design |
Vahid 5.5, 5.7 - 5.14 |
pp 278 - 281, 285 - 317 |
| Opgaveregning | Ugeseddel 9 | Learn | |
|
Projekt: Sekventielt kredsløb |
Projekt 1 (fortsat) |
Learn | |
|
Afleveringsfrist for rapport over projekt 1: Onsdag den 15. april kl. 1800 |
|||
|
17. april Uge 10 |
RTL-niveau design |
Vahid 6.3 Exam18F#3, Exam24F#3 |
pp 351 - 365 Learn |
| Opgaveregning | Ugeseddel 10 | Learn | |
| Lab: FSM med datavej - FSMD | Lab 4 | Learn | |
|
24. april Uge 11 |
Design space, optimering og trade-off | Vahid 6.1 - 6.2, 6.5 - 6.6 | pp 325 - 350, 377 - 393 |
| Opgaveregning | Ugeseddel 11 | Learn | |
| Lab: FSM med datavej - FSMD | Lab 4 (fortsat) | Learn | |
|
Afleveringsfrist for afleveringsopgave 5: Onsdag den 29. april kl. 1800 |
|||
|
1. maj Uge 12 |
Opgaveregning | afgøres senere | Learn |
|
8. maj Uge 13 |
Sidste forelæsning / Evaluering / Spørgetime |
afgøres senere |
|
| Opgaveregning | Afleveringsopgavesæt 4, opgave 16 | ||
| Lærebogshenvisninger | |||
| Vahid |
Frank Vahid,
Digital Design John Wiley & Sons, Inc., 2010 |
||
| Chu |
Pong P. Chu,
FPGA Prototyping by VHDL Examples John Wiley & Sons, Inc., 2008 |
Ebook | |